MD6639是個高速度9五位數模換為器(DAC),與各個DAC輸人位的4:1多路重復使用器集成系統。數字1數據資料表格輸人是中帶片上100歐姆末端功率電阻的LVD。雙采集率(DSR)DAC使其養成訓練工作導出采集率有鬧鐘速度的兩倍。該設配會鬧鐘將高達5ghz,以建立10gsps的DAC養成訓練工作導出。互補性養成訓練工作導出可與50瓦工作導出后殼末端。出示剩以2和剩以4鬧鐘LVDS工作導出(CK2O_P/N&CK4O_P/N)和采集相位選購(SEL1/SEL2),以簡易化相對的于輸人數據資料表格的采集相位兩端對齊。出示一家IMG引腳來調低鬧鐘驅動器DAC的占空比,以是較為小的化基于隱性采集而會產生的圖面移動信號。
英文版
DACADC集成塊